#### 明細響

単極単投スイッチ、単極双投スイッチ及び多極多投スイッチ

#### 技術分野

この発明は、高周波信号の伝播を制御する単極単投スイッチ、単極双 投スイッチ及び多極多投スイッチに関するものである。

### 背景技術

第1図は例えば、"High-power microwave transmit-receive switch with series and shunt GaAs FETs", IEICE Trans. ELECTRON, Feb. 1992に示された従来の単極双投スイッチを示す回路図である。

第1図に示す単極双投スイッチは、入力端子1 a、出力端子1 b、出力端子1 c、FET (電界効果トランジスタ) 2 a、FET 2 b、インダクタ3 a、インダクタ3 b、線路4及びグランド5 を備えている。FET 2 aのドレインは入力端子1 aに接続され、ソースは出力端子1 cに接続されている。インダクタ3 aの一方の端子は入力端子1 aに接続され、他方の端子は出力端子1 cに接続されている。線路4の一方の端子は入力端子1 aに接続され、他方の端子は出力端子1 bに接続されている。FET 2 bのドレインは出力端子1 bに接続され、ソースはグランド5 に接続されている。インダクタ3 bの一方の端子は出力端子1 bに接続され、他方の端子はグランド5 に接続され、他方の端子はグランド5 に接続され、他方の端子はグランド5 に接続されている。

次に動作について説明する。

第1図において、FET2a及びFET2bはゲートに印加する電圧

によりオン状態とオフ状態を切り換えるスイッチとして動作する。FET2aのゲートにドレイン電圧及びソース電圧と同電位のゲート電圧を印加すると、FET2aはオン状態となり抵抗性を示す。一方、FET2aはオフ状態となり容量性を示す。FET2bも同様の動作をする。

第2図は第1図におけるFET2a及びFET2bをオフ状態としたときの等価回路図である。第2図に示すように、FET2aをオフ状態としたときには、FET2aのドレイン又はソース6aとソース又はドレイン6bとの間に、並列に接続されたオフ容量9、オフ抵抗10と、寄生インダクタ8とが直列に接続された状態となる。FET2bをオフ状態としたときも同様である。

第3図は第1図におけるFET2a及びFET2bをオン状態としたときの等価回路図である。第3図に示すように、FET2aをオン状態としたときには、FET2aのドレイン又はソース6aとソース又はドレイン6bとの間に、オン抵抗7及び寄生インダクタ8が直列に接続された状態となる。FET2bをオン状態としたときも同様である。

第1図において、FET2a及びFET2bをオフ状態にした場合、すなわち、FET2a及びFET2bの等価回路図が第2図である場合を考える。この単極双投スイッチの使用周波数f1において、寄生インダクタ8のリアクタンス成分がオフ容量9のリアクタンス成分に比べて十分小さく、オフ抵抗10が十分大きく、f1=1 $/\sqrt$  (FET2aのオフ容量9のキャバシタンス)× (インダクタ3aのインダクタンス)=1 $/\sqrt$  (FET2bのオフ容量9のキャバシタンス)× (インダクタ3bのインダクタンス)の関係である場合、入力端子1aから見た出力端子1cのインピーダンスは低くなる。このとき、入力端子1aから入力さ

れた高周波信号は出力端子1 bに出力される。

また、第1図において、FET2a及びFET2bをオン状態にした場合、すなわち、FET2a及びFET2bの等価回路図が第3図である場合を考える。このとき、入力端子1aから見た出力端子1bのインピーダンスは高くなり、入力端子1aから見た出力端子1cのインピーダンスは低くなる。このとき、入力端子1aから入力された高周波信号は出力端子1cに出力される。

従来の単極双投スイッチは以上のように構成されており、高耐電力を得るためにFET2a及びFET2bのゲート幅を大きくすると、寄生インダクタ8のリアクタンス成分がオフ容量9のリアクタンス成分に対して無視できない大きさになり、かつ、オフ抵抗10が小さくなるために、FET2a及びFET2bをオフ状態にしたときに入力端子1aから出力端子1cへの高周波信号の圧揺損失が大きくなり、入力端子1aから出力端子1cへの高周波信号のアイソレーションが低下するという課題があった。

この従来例では、単極双投スイッチについて述べているが、単極単投 スイッチや多極多投スイッチでも同様の課題があった。

この発明は上記のような課題を解決するためになされたもので、マイクロ波帯又はミリ波帯にて、高耐電力でかつ高周波信号の伝播損失が少なくアイソレーションが低下しない特性を持つ単極単投スイッチ、単極 双投スイッチ及び多極多投スイッチを得ることを目的とする。

## 発明の開示

この発明に係る単極単投スイッチは、入力端子と出力端子間の高周波 信号の伝播を制御するものにおいて、電界効果トランジスタのドレイン 及びソースにインダクタを並列に接続した第1の電界効果トランジスタ スイッチを複数個並列に接続し、上記各電界効果トランジスタのゲート に印加する電圧により上記各電界効果トランジスタのオン状態とオフ状態を切り換え、上記高周波信号の周波数において、上記各電界効果トラ ンジスタのオフ容量とそれぞれ接続されている上記各インダクタが並列 井振するように構成するものである。

この発明により、高耐電力でかつ入力端子から出力端子への高周波信号の伝播損失を小さくすることができ、入力端子から出力端子への高周波信号のアイソレーションを低下させないという効果が得られる。

### 図面の簡単な説明

第1図は従来の単極双投スイッチを示す回路図である。

第2図は第1図における電界効果トランジスタをオフ状態としたとき の等価回路図である。

第3図は第1図における電界効果トランジスタをオン状態としたとき の等価回路図である。

第4図はこの発明の実施の形態1による単極単投スイッチの構成を示す回路図である。

第5図は第4図における電界効果トランジスタをオフ状態としたときの等価同路図である。

第6図は第4図における電界効果トランジスタをオン状態としたときの等価同路図である。

第7図はこの発明の実施の形態2による単極単投スイッチの構成を示 す同路図である。

第8図は第7図における電界効果トランジスタをオフ状態にしたとき の等価回路図である。

第9図は第7図における電界効果トランジスタをオン状態としたとき

の等価回路図である。

第10図はこの発明の実施の形態3による単極単投スイッチの構成を 示す回路図である。

第11図は第10図における電界効果トランジスタをオフ状態にした ときの等価回路図である。

第12図は第10図における電界効果トランジスタをオン状態とした ときの等価回路図である。

第13図はこの発明の実施の形態4による単極単投スイッチの構成を 示す回路図である。

第14図は第13図における電界効果トランジスタをオフ状態とした ときの等価回路図である。

第15図は第13図における電界効果トランジスタをオン状態とした ときの等価回路図である。

第16図はこの発明の実施の形態5による単極単投スイッチの構成を 示す回路図である。

第17図は第16図における電界効果トランジスタをオフ状態とした ときの等価回路図である。

第18図は第16図における電界効果トランジスタをオン状態とした ときの等価回路図である。

第19図はこの発明の実施の形態6による単極単投スイッチの構成を 示す回路図である。

第20図は第19図における電界効果トランジスタをオフ状態とした ときの等価回路図である。

第21図は第19図における電界効果トランジスタをオン状態とした ときの等価回路図である。

第22図はこの発明の実施の形態7による単極双投スイッチの構成を

示す回路図である。

第23図は第22図における電界効果トランジスタをオフ状態とした ときの等価回路図である。

第24図は第22図における電界効果トランジスタをオン状態とした ときの等価回路図である。

第25図はこの発明の実施の形態8による多極多投スイッチの構成を 示す回路図である。

第26図は第25図の多極多投スイッチの動作を説明する図である。

## 発明を実施するための最良の形態

以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。 実施の形態1.

第4図はこの発明の実施の形態1による単極単投スイッチの構成を示す回路図である。第4図に示す単極単投スイッチは、入力端子11a、出力端子11b、FET (電界効果トランジスタ)12a、FET12b、インダクタ13a及びインダクタ13bを備えている。FET12aとインダクタ13aの並列接続により第1のFETスイッチ14aを構成し、FET12bとインダクタ13bの並列接続により第1のFETスイッチ14bを構成しており、FETスイッチ14a,14bの一方の端子は入力端子11aに接続され、他方の端子は出力端子11bに接続されている。このように、この実施の形態1では、第1のFETスイッチ14aと第1のFETスイッチ14bを並列に接続している。

FET12a、FET12bを2個並列に接続することにより、同じ 耐電力を得るための各ゲート幅を1/2にすることができ、各ゲート幅 を1/2にすることにより、この単極単投スイッチの使用周波数 f にお いて、FET12a、FET12bの寄生インダクタのリアクタンス成分をオフ容量のリアクタンス成分に比べて十分小さく、かつオフ抵抗を十分大きくすることができる。

ここで、FET12a及びFET12bのドレインは入力端子11a 又は出力端子11bに接続してもよく、FET12a及びFET12b のソースは出力端子11b又は入力端子11aに接続してもよい。

次に動作について説明する。

第4図において、FET2a及びFET2bはゲートに印加する電圧 によりオン状態とオフ状態を切り換えるスイッチとして動作する。

第5図は第4図におけるFET12a及びFET12bをオフ状態としたときの等価回路図である。第5図に示すように、FET12aをオフ状態としたときには、並列に接続されたオフ容量15a、オフ抵抗17aと、寄生インダクタ16aとが直列に接続された状態となり、FET12bをオフ状態としたときには、並列に接続されたオフ容量15b、オフ抵抗17bと、寄生インダクタ16bとが直列に接続された状態となる。

この単極単投スイッチの使用周波数 f において、寄生インダクタ 1 6 a, 1 6 bのリアクタンス成分がオフ容量 1 5 a, 1 5 bのリアクタンス成分に比べて十分小さく、かつオフ抵抗 1 7 a, 1 7 bが十分大きくなっており、 $f=1/\sqrt{($  オフ容量 1 5 aのキャパシタンス) × ( インダクタ 1 3 aのインダクタンス) =  $1/\sqrt{(}$  (オフ容量 1 5 bのキャパシタンス) × ( インダクタ 1 3 bのインダクタンス) の関係である場合、すなわち、使用周波数 f において、オフ容量 1 5 aと並列共振するようなインダクタ 1 3 aを接続し、オフ容量 1 5 bと並列共振するようなインダクタ 1 3 bを接続することにより、入力端子 1 1 aから見た出力端子 1 1 bのインピーダンスは高くなる。このとき、入力端子 1 1 aから

入力された高周波信号は出力端子11bに出力されず、入力端子11a から出力端子11bへの高周波信号のアイソレーションは低下しない。

第6図は第4図におけるFET12a及びFET12bをオン状態としたときの等価回路図である。第6図に示すように、FET12aをオン状態としたときには、オン抵抗18a及び寄生インダクタ16aが直列に接続された状態となり、FET12bをオン状態としたときには、オン抵抗18b及び寄生インダクタ16bが直列に接続された状態となる。

この場合、第1のFETスイッチ14a,14bが並列に接続されていることにより、入力端子11aから見た出力端子11bのインピーダンスは低くなる。このとき、入力端子11aから入力された高周波信号は出力端子11bに出力され、入力端子11aから出力端子11bへの高周波信号の伝播損失を小さくすることができる。

この実施の形態1では、高周波信号を入力端子11aから入力し出力端子11bへの出力を制御しているが、高周波信号を出力端子11bから入力し入力端子11aへ出力する場合にも同様に制御可能である。

また、この実施の形態1では、2個の第1のFETスイッチ14a, 14bを並列に接続し、各FET12a, 12bのゲート幅を1/2に しているが、2個以上の複数個の第1のFETスイッチを並列に接続して、FETの数に応じてゲート幅を狭くしてもよい。

以上のように、この実施の形態1によれば、第1のFETスイッチ14a,14bを2個並列に接続することにより、同じ耐電力を得るための各ゲート幅を1/2にすることができ、この単極単投スイッチの使用周波数1において、FET12a、FET12bの寄生インダクタ16a,16bのリアクタンス成分をオフ容量15a,15bのリアクタンス成分に比べて十分小さく、かつオフ抵抗17a、17bを十分大きく

することができ、オフ容量15a,15bと並列共振するようなインダクタ13a,13bを接続することにより、高耐電圧で入力端子11aから出力端子11bへの高周波信号のアイソレーションを低下させないと共に、入力端子11aから出力端子11bへの高周波信号の伝播損失を小さくすることができるという効果が得られる。

### 実施の形態2.

第7図はこの発明の実施の形態 2 による単極単投スイッチの構成を示す回路図である。第7図に示す単極単投スイッチは、実施の形態 1 の第 4 図に示す単極単投スイッチと同様に、入力端子 1 1 a、出力端子 1 1 b、 F E T 1 2 a、 F E T 1 2 b、インダクタ 1 3 a、インダクタ 1 3 bを備えて、F E T 1 2 aとインダクタ 1 3 aの並列接続により第1の F E T スイッチ 1 4 aを構成し、F E T 1 2 bとインダクタ 1 3 bの並列接続により第1のF E T スイッチ 1 4 bを構成しているが、入力端子 1 1 aと出力端子 1 1 b が直接に接続され、第1のF E T スイッチ 1 4 a 及び第1のF E T スイッチ 1 4 b の一方の端子は入力端子 1 1 a と出力端子 1 1 b に接続され、他方の端子はグランド 1 9 に接続されている点が異なっている。このように、この実施の形態 2 では、第1のF E T スイッチ 1 4 a と第1のF E T スイッチ 1 4 b を並列に接続している。

FET12a、FET12bを2個並列に接続することにより、同じ耐電力を得るための各ゲート幅を1/2にすることができ、各ゲート幅を1/2にすることにより、この単極単投スイッチの使用周波数 f において、FET12a、FET12bの寄生インダクタのリアクタンス成分をオフ容量のリアクタンス成分に比べて十分小さく、かつオフ抵抗を十分大きくすることができる。

ここで、FET12a及びFET12bのドレインは入力端子11a

又はグランド19に接続してもよく、FET12a及びFET12bの ソースはグランド19又は入力端子11aに接続してもよい。

次に動作について説明する。

第7図において、FET2a及びFET2bはゲートに印加する電圧 によりオン状態とオフ状態を切り換えるスイッチとして動作する。

第8図は第7図におけるFET12a及びFET12bをオフ状態にしたときの等価回路図である。第8図に示すように、FET12aをオフ状態としたときには、並列に接続されたオフ容量15a、オフ抵抗17aと、寄生インダクタ16aとが直列に接続された状態となり、FET12bをオフ状態としたときには、並列に接続されたオフ容量15b、オフ抵抗17bと、寄生インダクタ16bとが直列に接続された状態となる。

第9図は第7図におけるFET12a及びFET12bをオン状態としたときの等価回路図である。第9図に示すように、FET12aをオ

ン状態としたときには、オン抵抗18a及び寄生インダクタ16aが直列に接続された状態となり、FET12bをオン状態としたときには、オン抵抗18b及び寄生インダクタ16bが直列に接続された状態となる。

この場合、第1のFETスイッチ14a,14bが並列に接続されていることにより、入力端子11aから見たグランド19のインビーダンスは低くなる。このとき、入力端子11aから入力された高周波信号はグランド19に伝搬し出力端子11bに出力されず、入力端子11aから出力端子11bへの高周波信号のアイソレーションを低下させない。

この実施の形態2では、高周波信号を入力端子11aから入力し出力端子11bへの出力を制御しているが、高周波信号を出力端子11bから入力し入力端子11aへ出力する場合も同様に制御可能である。

また、この実施の形態 2 では、 2 個の第 1 の F E T スイッチ 1 4 a, 1 4 b を並列に接続し、 各 F E T 1 2 a, 1 2 b のケート幅を 1 / 2 にしているが、 2 個以上の複数個の第 1 の F E T スイッチを並列に接続して、 F E T の数に応じてゲート幅を狭くしてもよい。

以上のように、この実施の形態2によれば、第1のFETスイッチ14a,14bを2個並列に接続することにより、同じ耐電力を得るための各ゲート幅を1/2にすることができ、この単極単投スイッチの使用周波数fにおいて、FET12a、FET12bの寄生インダクタ16a,16bのリアクタンス成分をオフ容量15a,15bのリアクタンス成分に比べて十分小さく、かつオフ抵抗17a,17bを十分大きくすることができ、オフ容量15a,15bと並列共振するようなインダクタ13a,13bを接続することにより、高耐電圧で入力端子11aから出力端子11bへの高周波信号のケイソ

レーションを低下させないという効果が得られる。

実施の形態3.

第10図はこの発明の実施の形態3による単極単投スイッチの構成を示す回路図である。第10図に示す単極単投スイッチは、入力端子11 a、出力端子11b、FET20、キャパシタ21、インダクタ22を備えており、直列に接続されたFET20、キャパシタ21と、インダクタ22とを並列に接続した第2のFETスイッチ14の一方の端子が入力端子11aに接続され、他方の端子が出力端子11bに接続されている。

ここで、FET20のドレインは入力端子11a又はキャパシタ21 に接続してもよく、FET20のソースはキャパシタ21又は入力端子 11aに接続してもよい。

次に動作について説明する。

第10図において、FET20はゲートに印加する電圧によりオン状態を切り換えるスイッチとして動作する。

第11図は第10図におけるFET20をオフ状態にしたときの等価 回路図である。第11図に示すように、FET20をオフ状態としたと きには、並列に接続されたオフ容量23、オフ抵抗24と、寄生インダ クタ25とが直列に接続された状態となる。

ここで、この実施の形態 3 による単極単投スイッチの使用周波数 f 2 において、 f 2 = 1 / 2  $\pi$   $\sqrt{}$  (寄生インダクタ 2 5 のインダクタンス)  $\times$  (キャパシタ 2 1 のキャパシタンス) の関係であるとし、すなわち、寄生インダクタ 2 5 と直列共振するようなキャパシタ 2 1 を接続し、 オフ容量 2 3 とインダクタ 2 2 の並列共振を妨げている寄生インダクタ 2 5 を電気的に打ち消す。また、この単極単投スイッチの使用周波数 f 2

において、 f 2 = 1 / √ (オフ容量 2 3 のキャパシタンス) × (インダクタ 2 2 のインダクタンス) の関係である場合、すなわち、オフ容量 2 3 と並列共振するようなインダクタ 2 2 を接続することにより、入力端子 1 1 a から見た出力端子 1 1 b のインピーダンスは高くなる。このとき、入力端子 1 1 a から入力された高周波信号は出力端子 1 1 b に出力されず、入力端子 1 1 a から出力端子 1 1 b への高周波信号のアイソレーションを低下させない。

第12図は第10図におけるFET20をオン状態としたときの等価回路図である。第12図に示すように、FET20をオン状態としたときには、オン抵抗26と寄生インダクタ25とが直列に接続された状態となる。

ここで、  $f2=1/2\pi \mathcal{T}$  (寄生インダクタ 25 のインダクタンス) × (キャパシタ 21 のキャパシタンス) の関係であるとし、すなわち、寄生インダクタ 25 と直列共振するようなキャパシタ 21 を接続することにより、入力端子 11 aから見た出力端子 11 bのインビーダンスは低くなる。このとき、入力端子 11 aから入力された高周波信号は出力端子 11 bに出力され、高周波信号の伝播損失を小さくすることができる。

なお、第11図に示すFET20がオフ状態の寄生インダクタ25のインダクタンスと、第12図に示すFET20がオン状態の寄生インダクタ25のインダクタンスの値は同じであり、FET20のオフ状態とオン状態で寄生インダクタ25と直列共振するようなキャパシタ21のキャパシタンスの値は同じである。

この実施の形態3では、高周波信号を入力端子11aから入力し出力端子11bへの出力を制御しているが、高周波信号を出力端子11bから入力し入力端子11aへ出力する場合も同様に制御可能である。

以上のように、この実施の形態3によれば、単極単投スイッチの使用 周波数 f 2 において、FET20の寄生インダクタ25 と直列共振するようなキャパシタ21を接続し、FET20のオフ容量23のキャパシタンスと並列共振するようなインダクタ22を接続することにより、この単極単投スイッチに高耐電力性を持たせるためにFET20のゲート幅を大きくした場合においても、入力端子11aから出力端子11bへの高周波信号のアイソレーションを低下させないと共に、入力端子11aから出力端子11bへの高周波信号の伝播損失を小さくすることができるという効果が得られる。

#### 実施の形態4.

第13図はこの発明の実施の形態4による単極単投スイッチの構成を示す回路図である。第13図に示す単極単投スイッチは、実施の形態3の第10図に示す単極単投スイッチと同様に、入力端子11a、出力端子11b、FET20、キャパシタ21、インダクタ22を備えているが、入力端子11aと出力端子11bが直接に接続され、直列に接続されたFET20、キャパシタ21と、インダクタ22とを並列に接続した第2のFETスイッチ14の一方の端子が入力端子11aと出力端子11bに接続され、他方の端子がグランド19に接続されている点が異なっている。

ここで、FET20のドレインは入力端子11a又はキャパシタ21 に接続してもよく、FET20のソースはキャパシタ21又は入力端子 11aに接続してもよい。

次に動作について説明する。

第13図において、FET20はゲートに印加する電圧によりオン状態とオフ状態を切り換えるスイッチとして動作する。

第14図は第13図におけるFET20をオフ状態としたときの等価回路図である。第14図に示すように、FET20をオフ状態としたときには、並列に接続されたオフ容量23、オフ抵抗24と、寄生インダクタ25とが直列に接続された状態となる。

ここで、この実施の形態による単極単投スイッチの使用周波数 f 3 において、 f 3 =  $1/2\pi\sqrt$  (寄生インダクタ 2 5 のインダクタンス) × (キャパシタ 2 1 のキャパシタンス) の関係であるとし、すなわち、 F E T 2 0 の寄生インダクタ 2 5 と直列共振するようなキャパシタ 2 1 を接続し、オフ容量 2 3 とインダクタ 2 2 の並列共振を妨げている寄生インダクタ 2 5 を電気的に打ち消す。また、この単極単投スイッチの使用周波数 f 3 において、 f 3 =  $1/\sqrt$  (オフ容量 2 3 のキャパシタンス) × (インダクタ 2 2 のインダクタンス) の関係である場合、すなわち、 F E T 2 0 のオフ容量 2 3 と並列共振するようなインダクタ 2 2 を接続することにより、入力端子 1 1 a から見たグランド 1 9 のインビーダンスは高くなる。このとき、入力端子 1 1 a から入力された高周波信号は出力端子 1 1 b に出力され、高周波信号の伝播損失を少なくすることができる。

第15図は第13図におけるFET20をオン状態としたときの等価 回路図である。第15図に示すように、FET20をオン状態としたと きには、オン抵抗26と寄生インダクタ25とが直列に接続された状態 となる。

ここで、この実施の形態による単極単投スイッチの使用周波数 f 3 に おいて、 f 3 =  $1/2\pi\sqrt$  (寄生インダクタ 2 5 のインダクタンス) × (キャパシタ 2 1 のキャパシタンス) の関係であるとし、すなわち、 F E T 2 0 の寄生インダクタ 2 5 と直列共振するようなキャパシタ 2 1 を接続することにより、入力端子 1 1 a から見たグランド 1 1 9 のインビー

ダンスは低くなる。このとき、入力端子11aから入力された高周波信号はグランド19に伝播し出力端子11bに出力されず、入力端子11 aから出力端子11bへの高周波信号のアイソレーションを低下させない。

なお、第14図に示すFET20がオフ状態の寄生インダクタ25のインダクタンスと、第15図に示すFET20がオン状態の寄生インダクタ25のインダクタンスの値は同じであり、FET20のオフ状態とオン状態で寄生インダクタ25と直列共振するようなキャパシタ21のキャパシタンスの値は同じである。

この実施の形態4では、高周波信号を入力端子11aから入力し出力端子11bへの出力を制御しているが、高周波信号を出力端子11bから入力し入力端子11aへ出力する場合も同様に制御可能である。

以上のように、この実施の形態4によれば、単極単投スイッチの使用 周波数 f 3 において、寄生インダクタ25と直列共振するようなキャバシタ21を接続し、オフ容量23と並列共振するようなインダクタ22を接続することにより、この単極単投スイッチに高耐電力性を持たせる ために F E T 20 のゲート幅を大きくした場合においても、入力端子11 a から出力端子11 b への高周波信号の伝播損失を小さくすることができると共に、入力端子11 a から出力端子11 b への高周波信号のアイソレーションを低下させないという効果が得られる。

# 実施の形態5.

第16図はこの発明の実施の形態5による単極単投スイッチの構成を示す回路図である。第16図に示す単極単投スイッチは、実施の形態3の第10図に示す第2のFETスイッチ14を2個並列に使用したものであり、入力端子11a、出力端子11b、FET12a、FET12

b、インダクタ13a、インダクタ13b、キャパシタ27a、キャパシタ27bを備えている。 直列に接続されたFET12a、キャパシタ27aと、インダクタ13aとを並列に接続した第2のFETスイッチ14aと、 直列に接続されたFET12b、キャパシタ27bと、インダクタ13bとを並列に接続した第2のFETスイッチ14bの一方の 端子は入力端子11aに接続され、他方の端子は出力端子11bに接続 されている。

次に動作について説明する。

第16図において、FET12a及びFET12bは、ゲートに印加する電圧によりオン状態とオフ状態を切り換えるスイッチとして動作する。

第17図は第16図におけるFET12a及びFET12bをオフ状態としたときの等価回路図である。第17図に示すように、FET12aをオフ状態としたときには、並列に接続されたオフ容量15a、オフ抵抗17aと、寄生インダクタ16aとが直列に接続されたオフ容量15b、オフ抵抗17bと、寄生インダクタ16bとが直列に接続されたオフ容量15b、オフ抵抗17bと、寄生インダクタ16bとが直列に接続された状態となる。

ここで、この実施の形態による単極単投スイッチの使用周波数 f 4 において、 f 4 = 1 / 2  $\pi$   $\sqrt{}$  (寄生インダクタ 1 6 a のインダクタンス) × (キャパシタ 2 7 a のキャパシタンス) = 1 / 2  $\pi$   $\sqrt{}$  (寄生インダクタ 1 6 b のインダクタンス) × (キャパシタ 2 7 b のキャパシタンス) の関係であるとし、すなわち、寄生インダクタ 1 6 a と直列共振するようなキャパシタ 2 7 a を接続し、オフ容量 1 5 a とインダクタ 1 3 a の並列共振を妨げている寄生インダクタ 1 6 a を電気的に打ち消し、寄生インダクタ 1 6 b と直列共振するようなキャパシタ 2 7 b を接続し、オ

フ容量 15b とインダクタ 13b の並列共振を妨げている寄生インダクタ 16b を電気的に打ち消す。また、この単極単投スイッチの使用周波数 15b ないて、 15b 15b

第18図は第16図におけるFET12a及びFET12bをオン状態としたときの等価回路図である。第18図に示すように、FET12aをオン状態としたときには、オン抵抗18a及び寄生インダクタ16aが直列に接続された状態となり、FET12bをオン状態としたときには、オン抵抗18b及び寄生インダクタ16bが直列に接続された状態となる。

ここで、単極単投スイッチの使用周波数 f 4 において、 f 4 = 1/2  $\pi \sqrt{\Gamma}$  (寄生インダクタ 1 6 a のインダクタンス) × (キャパシタ 2 7 a のキャパシタンス) =  $1/2\pi\sqrt{\Gamma}$  (寄生インダクタ 1 6 b のインダクタンス) × (キャパシタ 1 7 b であるとし、 すなわち、寄生インダクタ 1 6 a と直列共振するようなキャパシタ 1 7 a を接続し、寄生インダクタ 1 6 b と 直列共振するようなキャパシタ 1 7 b を接続すると、入力端子 1 1 a から見た出力端子 1 1 b のインビーダンスは低くなる。このとき、入力端子 1 1 a から入力された高周波信号は出力端子 1 1 b に出力され、高周波信号の伝播損失を少なくすること

ができる。

なお、第17図に示すFET12a, 12bがオフ状態の寄生インダクタ16a, 16bのインダクタンスと、第18図に示すFET12a, 12bがオン状態の寄生インダクタ16a, 16bのインダクタンスの値はそれぞれ同じであり、FET12a, 12bのオフ状態とオン状態で寄生インダクタ16a, 16bと直列共振するようなキャバシタ27a, 27bのキャバシタンスの値はそれぞれ同じである。

この実施の形態5では、高周波信号を入力端子11aから入力し出力 端子11bへの出力を制御しているが、高周波信号を出力端子11bか ら入力し入力端子11aへの出力も同様に制御可能である。

また、この実施の形態5では、2個の第2のFETスイッチ14a, 14bを並列に接続しているが、2個以上の複数個の第2のFETスイッチを並列に接続してもよい。

以上のように、この実施の形態 5 によれば、単極単投スイッチの使用 周波数 f 4 において、寄生インダクタ 1 6 a と直列共振するようなキャパシタ 2 7 a を接続し、寄生インダクタ 1 6 b と直列共振するようなキャパシタ 2 7 b を接続し、オフ容量 1 5 a と並列共振するようなインダクタ 1 3 a を接続し、オフ容量 1 5 b と並列共振するようなインダクタ 1 3 b を接続することにより、この単極単投スイッチに高耐電力性を持たせるためにFET 1 2 a , 1 2 b のゲート幅を大きくした場合においても、入力端子 1 1 a から出力端子 1 1 b への高周波信号のアイソレーションを低下させず、入力端子 1 1 a から出力端子 1 1 b への高周波信号の伝播損失を小さくすることができるという効果が得られる。

実施の形態 6.

第19図はこの発明の実施の形態6による単極単投スイッチの構成を

示す回路図である。第19図に示す単極単投スイッチは、実施の形態4の第13図に示す第2のFETスイッチ14を2個並列に使用したものであり、入力端子11a、出力端子11b、FET12a、FET12b、インダクタ13a、イングクタ13b、キャパシタ27a、キャパシタ27b、グランド19を備えている。直列に接続されたFET12a、キャパシタ27aと、インダクタ13aとを並列に接続した第2のFETスイッチ14aと、直列に接続されたFET12b、キャパシタ27bと、インダクタ13bとを並列に接続した第2のFETスイッチ14bの一方の端子は入力端子11aと出力端子11bに接続され、他方の端子はグランド19に接続されている。

次に動作について説明する。

第19図において、FET12a及びFET12bは、ゲートに印加する電圧によりオン状態とオフ状態を切り換えるスイッチとして動作する。

第20図は第19図におけるFET12a及びFET13bをオフ状態としたときの等価回路図である。第20図に示すように、FET12aをオフ状態としたときには、並列に接続されたオフ容量15a、オフ抵抗17aと、寄生インダクタ16aとが直列に接続された状態となり、FET12bをオフ状態としたときには、並列に接続されたオフ容量15b、オフ抵抗17bと、寄生インダクタ16bとが直列に接続された状態となる。

ここで、この実施の形態による単極単投スイッチの使用周波数 f 4 において、 f 4 =  $1/2\pi$   $\sqrt{$  (寄生インダクタ 1 6 aのインダクタンス) × (キャパシタ 2 7 aのキャパシタンス) =  $1/2\pi$   $\sqrt{$  (寄生インダクタ 1 6 bのインダクタンス) × (キャパシタ 2 7 bのキャパシタンス) の関係であるとし、すなわち、寄生インダクタ 1 6 a 2 と直列共振するよ

うなキャパシタ27aを接続し、オフ容量15aとインダクタ13aの並列共振を妨げている寄生インダクタ16aを電気的に打ち消し、寄生インダクタ16bと直列共振するようなキャパシタ27bを接続し、オフ容量15bとインダクタ13bの並列共振を妨げている寄生インダクタ16bを電気的に打ち消す。また、この単極単投スイッチの使用周波数f4において、f4=1/√(オフ容量15aのキャパシタンス)×(インダクタ13aのインダクタンス)=1/√(オフ容量15bのキャパシタンス)×(インダクタ13bのインダクタンス)の関係である場合、すなわち、オフ容量15aと並列共振するようなインダクタ13aを接続し、オフ容量15bと並列共振するようなインダクタ13aを接続し、オフ容量15bと並列共振するようなインダクタ13bを接続すると、入力端子11aから見たグランド19のインピーダンスは高くなる。このとき、入力端子11aから入力された高周波信号は出力端子11bに出力され、高周波信号の伝播損失を少なくすることができる。

第21図は第19図におけるFET12a及びFET12bをオン状態としたときの等価回路図である。第21図に示すように、FET12aをオン状態としたときには、オン抵抗18a及び寄生インダクタ16aが直列に接続された状態となり、FET12bをオン状態としたときには、オン抵抗18b及び寄生インダクタ16bが直列に接続された状態となる。

ここで、単極単投スイッチの使用周波数 f 4 において、 f 4 = 1 / 2  $\pi$   $\sqrt{\Gamma}$  (寄生インダクタ 1 6 a のインダクタンス) × (キャパシタ 2 7 a のキャパシタンス) = 1 / 2  $\pi$   $\sqrt{\Gamma}$  (寄生インダクタ 1 6 b のインダクタンス) × (キャパシタ 1 7 b のキャパシタンス) の関係であるとし、すなわち、寄生インダクタ 1 6 a と直列共振するようなキャパシタ 1 7 を接続し、寄生インダクタ 1 6 b と直列共振するようなキャパシタ 1 7 を接続し、寄生インダクタ 1 8 b と直列共振するようなキャパシタ 1 7 c 接続し、寄生インダクタ 1 8 b と直列共振するようなキャパシタ 1 7 c 接続し、寄生インダクタ 1 8 b と直列共振するようなキャパシタ 1 7 c 接続し、寄生インダクタ 1 8 b と直列共振するようなキャパシタ 1 7 c 1 8 c 1 7 c 1 7 c 1 8 c 1 9 c 1

bを接続すると、入力端子11aから見たグランド19のインピーダンスは低くなる。このとき、入力端子11aから入力された高周波信号はグランド19に伝播し出力端子11bには出力されず、入力端子11aから出力端子11bへの高周波信号のアイソレーションは低下しない。

なお、第20図に示すFET12a, 12bがオフ状態の寄生インダクタ16a, 16bのインダクタンスと、第21図に示すFET12a, 12bがオン状態の寄生インダクタ16a, 16bのインダクタンスの値はそれぞれ同じであり、FET12a, 12bのオフ状態とオン状態で寄生インダクタ16a, 16bと直列共振するようなキャパシタ27a, 27bのキャパシタンスの値はそれぞれ同じである。

この実施の形態6では、高周波信号を入力端子11aから入力し出力端子11bへの出力を制御しているが、高周波信号を出力端子11bから入力し入力端子11aへ出力する場合も同様に制御可能である。

また、この実施の形態6では、2個の第2のFETスイッチ14a, 14bを並列に接続しているが、2個以上の複数個の第2のFETスイッチを並列に接続してもよい。

以上のように、この実施の形態6によれば、単極単投スイッチの使用 周波数 f 4 において、寄生インダクタ16 a と直列共振するようなキャパシタ27 a を接続し、寄生インダクタ16 b と直列共振するようなインダクタ13 a を接続し、オフ容量15 a と並列共振するようなインダクタ13 a を接続し、オフ容量15 b と並列共振するようなインダクタ13 b を接続することにより、この単極単投スイッチに高耐電力性を持たせるためにFET12a,12bのゲート幅を大きくした場合においても、入力端子11aから出力端子11bへの高周波信号の伝播損失を小さくすることができ、入力端子11aから出力端子11bへの高周波信号のアイソレーションを低下させないという効果が得られる。

実施の形態7.

第22図はこの発明の実施の形態7による単極双投スイッチの構成を示す回路図である。第22図に示す単極双投スイッチは、入力端子28 a、出力端子28 b、出力端子28 c、FET29 a、FET29 b、FET29 c、インダクタ30 b、インダクタ30 c、キャパシタ32、線路33及びグランド19を備えている。FET29 aとインダクタ30 bを並列に接続した第1のFETスイッチ31 aと、FET29 bとインダクタ30 bを並列に接続した第1のFETスイッチ31 bの一方の端子は入力端子28 aに接続され、他方の端子は出力端子28 bに接続されている。線路33の一方の端子は入力端子28 aに接続され、他方の端子は出力端子28 bに接続されている。直列に接続されたFET29 c、キャパシタ32と、インダクタ30 cとを並列に接続した第2のFETスイッチ31 cの一方の端子は出力端子28 bに接続され、他方の端子はグランド19に接続されている。ここで、線路33の線路長は使用周波数f5において1/4波長であるとする。

この実施の形態7では、実施の形態1の第4図に示す第1のFETスイッチ14a,14bを第1のFETスイッチ31a,31bとして使用し、実施の形態4の第13図に示す第2のFETスイッチ14を第2のFETスイッチ31cとして使用している。

次に動作について説明する。

第22図において、FET29a、FET29b及びFET29cはゲートに印加する電圧によりオン状態とオフ状態を切り換えるスイッチとして動作する。

第23図は第22図におけるFET29a、FET29b及びFET

29cをオフ状態としたときの等価回路図である。第23図に示すように、FET29aをオフ状態としたときには、並列に接続されたオフ容量34a、オフ抵抗35aと、寄生インダクタ36aとが直列に接続された状態となり、FET29bをオフ状態としたときには、並列に接続されたオフ容量34b、オフ抵抗35bと、寄生インダクタ36bとが直列に接続された状態となり、FET29cをオフ状態としたときには、並列に接続された状態となり、FET29cをオフ状態としたときには、並列に接続されたオフ容量34c、オフ抵抗35cと、寄生インダクタ36cとが直列に接続された状態となる。

ここで、この実施の形態による単極双投スイッチの使用周波数 f 5 において、 f 5 = 1 / 2  $\pi$   $\sqrt{}$  (寄生インダクタ 3 6 c のインダクタンス) × (キャパシタ 3 2 のキャパシタンス) の関係で、 f 5 = 1 / 2  $\pi$   $\sqrt{}$  (オフ容量 3 4 c のキャパシタンス) × (インダクタ 3 0 c のインダクタンス) の関係であるとする。

また、FET29a、FET29bを2個並列に接続することにより、同じ耐電力を得るための各ゲート幅を1/2にすることができ、各ゲート幅を1/2にすることにより、この単極双投スイッチの使用周波数 f 5において、FET29a、FET29bの寄生インダクタ36a,36bのリアクタンス成分をオフ容量34a,34bのリアクタンス成分に比べて十分小さく、かつオフ抵抗35a,35bを十分大きくすることができる。

 端子28 aから見た出力端子28 cのインビーダンスは高くなる。このとき、入力端子28 aから入力された高周波信号は出力端子28 bに出力され、高周波信号の伝播損失を少なくすることができ、入力端子28 aから入力された高周波信号は出力端子28 cに出力されず、入力端子28 aから出力端子28 cへの高周波信号のアイソレーションは低下しない。

第24図は第22図におけるFET29a、FET29b及びFET29cをオン状態としたときの等価回路図である。第24図に示すように、FET29aをオン状態としたときにはオン抵抗37a及び寄生インダクタ36aが直列に接続された状態となり、FET29bをオン状態としたときにはオン抵抗37c及び寄生インダクタ36bが直列に接続された状態となり、FET29cをオン状態としたときにはオン抵抗37c及び寄生インダクタ36cが直列に接続された状態となる。

ここで、単極双投スイッチの使用周波数 f 5 において、 f 5 = 1/2  $\pi \sqrt{\Gamma}$  (寄生インダクタ 3 6  $\Gamma$  6  $\Gamma$  6  $\Gamma$  7  $\Gamma$  7 (寄生インダクタ 3 6  $\Gamma$  6  $\Gamma$  7  $\Gamma$  7 (寄生インダクタ 3 6  $\Gamma$  7  $\Gamma$  8  $\Gamma$  8  $\Gamma$  8  $\Gamma$  8  $\Gamma$  9  $\Gamma$  9  $\Gamma$  9  $\Gamma$  8  $\Gamma$  9  $\Gamma$  9

この実施の形態7における単極双投スイッチでは、第1のFETスイッチ31a,31b、第2のFETスイッチ31cを使用しているが、

実施の形態1,2に示す第1のFETスイッチにより単極双投スイッチを構成してもよく、実施の形態3,4,5,6に示す第2のFETスイッチにより単極双投スイッチを構成してもよく、実施の形態1~6に示す第1のFETスイッチ及び第2のFETスイッチを適宜組合わせて単極双投スイッチを構成してもよい。

以上のように、この実施の形態7によれば、実施の形態1から実施の形態6で示す単極単投スイッチを組み合わせることにより、単極双投スイッチを構成することができ、入力端子28aから出力端子28b,28cへの高周波信号の伝播損失を小さくすることができると共に、入力端子28aから出力端子28b,28cへの高周波信号のアイソレーションを低下させないという効果が得られる。

## 実施の形態8.

第25図はこの発明の実施の形態8による多極多投スイッチの構成を示す回路図である。上記実施の形態7の第22図においては、単極双投スイッチに限って説明したが、上記実施の形態1から実施の形態6で示す単極単投スイッチを組み合わせることによって、例えば、第25図に示すような多極多投スイッチを構成することもできる。

第25図に示す多極多投スイッチは、入力端子又は出力端子38a,38b,38c,38d、FET39a,39b,39c,39d、キャパシタ40a,40b,40c,40d、インダクタ41a,41b,41c,41dを備えている。FET39aとキャパシタ40aとインダクタ41aにより第2のFETスイッチ42aを構成し、FET39bとキャパシタ40bとインダクタ41bにより第2のFETスイッチ42bを構成し、FET39cとキャパシタ40cとインダクタ41cにより第2のFETスイッチ42cを構成し、FET39dとキャパ

シタ40 dとインダクタ41 dにより第2のFETスイッチ42 dを構成している。

第2のFETスイッチ42a,42b,42c,42dの一方の端子は入力端子又は出力端子38a,38b,38c,38dにそれぞれ接続され、他方の端子同士は全て接続されている。

次に動作について説明する。

第26図は第25図の多極多投スイッチの動作を説明する図であり、 各FET39a,39b,39c,39dのオン、オフを制御すること により、所定の入力端子から入力された高周波信号は所定の出力端子に 出力される。

この実施の形態 8 における多極多投スイッチでは、第2のFETスイッチ42 a, 42 b, 42 c, 42 dを使用しているが、実施の形態 1, 2 に示す第1のFETスイッチにより多極多投スイッチを構成してもよく、実施の形態 3, 4,5,6 に示す第2のFETスイッチにより多極多投スイッチを構成してもよく、実施の形態 1~6 に示す第1のFETスイッチ及び第2のFETスイッチを適宜組合わせて多極多投スイッチを構成してもよい。

以上のように、この実施の形態8によれば、実施の形態1から実施の 形態6で示す単極単投スイッチを組み合わせることにより、多極多投ス イッチを構成することができ、各入力端子から各出力端子への高周波信 号の伝播損失を小さくすることができると共に、各入力端子から各出力 端子への高周波信号のアイソレーションを低下させないという効果が得 られる。

# 産業上の利用可能性

以上のように、この発明に係る単極単投スイッチ、単極双投スイッチ

及び多極多投スイッチは、高周波信号の伝播損失を小さくし、高周波信 号のアイソレーションを低下させないものに適している。

#### 請求の節用

1. 入力端子と出力端子間の高周波信号の伝播を制御する単極単投ス イッチにおいて、

電界効果トランジスタのドレイン及びソースにインダクタを並列に接続した第1の電界効果トランジスタスイッチを複数個並列に接続し、上記各電界効果トランジスタのゲートに印加する電圧により上記各電界効果トランジスタのオン状態とオフ状態を切り換え、上記高周波信号の周波数において、上記各電界効果トランジスタのオフ容量とそれぞれ接続されている上記各インダクタが並列共振するように構成することを特徴とする単極単投スイッチ。

- 2. 入力端子と出力端子間に第1の電界効果トランジスタスイッチを 複数個並列に接続することを特徴とする請求の範囲第1項記載の単極単 投スイッチ。
- 3. 入力端子と出力端子を接続し、

上記入力端子とグランド間に第1の電界効果トランジスタスイッチを 複数個並列に接続することを特徴とする請求の範囲第1項記載の単極単 投スイッチ。

4. 入力端子と出力端子間の高周波信号の伝播を制御する単極単投スイッチにおいて、

電界効果トランジスタのドレイン又はソースにキャパシタを直列に接続した直列回路にインダクタを並列に接続することにより第2の電界効果トランジスタスイッチを構成し、上記電界効果トランジスタのゲート

に印加する電圧により上記電界効果トランジスタのオン状態とオフ状態を切り換え、上記高周波信号の周波数において、上記電界効果トランジスタの寄生インダクタと上記キャパシタが直列共振し、上記電界効果トランジスタのオフ容量と上記インダクタが並列共振するように構成することを特徴とする単極単投スイッチ。

- 5. 入力端子と出力端子間に第2の電界効果トランジスタスイッチを 接続することを特徴とする請求の範囲第4項記載の単極単投スイッチ。
- 6. 入力端子と出力端子間に第2の電界効果トランジスタスイッチを 複数個並列に接続することを特徴とする請求の範囲第5項記載の単極単 投スイッチ。
- 7. 入力端子と出力端子を接続し、

入力端子とグランド間に第2の電界効果トランジスタスイッチを接続 することを特徴とする請求の範囲第4項記載の単極単投スイッチ。

- 8. 入力端子とグランド間に第2の電界効果トランジスタスイッチを 複数個並列に接続することを特徴とする請求の範囲第7項記載の単極単 投スイッチ。
- 9. 入力端子と2個の出力端子間の高周波信号の伝播を制御する単極 双投スイッチにおいて、

請求の範囲第1項記載の第1の電界効果トランジスタスイッチを複数 個並列に使用することを特徴とする単極双投スイッチ。 10. 入力端子と2個の出力端子間の高周波信号の伝播を制御する単極双投スイッチにおいて、

請求の範囲第4項記載の第2の電界効果トランジスタスイッチを使用することを特徴とする単極双投スイッチ。


11. 複数の入力端子と複数の出力端子間の高周波信号の伝播を制御 する多極多投スイッチにおいて、

請求の範囲第1項記載の第1の電界効果トランジスタスイッチを複数 個並列に使用することを特徴とする多極多投スイッチ。


12. 複数の入力端子と複数の出力端子間の高周波信号の伝播を制御 する多極多投スイッチにおいて、

請求の範囲第4項記載の第2の電界効果トランジスタスイッチを使用することを特徴とする多極多投スイッチ。

第1図




第2図











第4図

















第10図




第11図




第12図




第13図




第14図



第15図




第16図




9/16


第17図




第18図





10/16







第21図










# 第25図



16/16

# 第26図

入力端子 又は 出力端子	出力端子 又は 入力端子	FET39a	FET39b	FET39c	FET39d
	38b	オン	オン	オフ	オフ
38a	38c	オン	オフ	オン	オフ
	38d	オン	オフ	オフ	オン
	38c	オフ	オン	オン	オフ
38ъ	38d	オフ	オン	オフ	オン
38c	38d	オフ	オフ	オン	オン

#### INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/004015 CLASSIFICATION OF SUBJECT MATTER Int.Cl7 HO1P1/15, HO3K17/06 According to International Patent Classification (IPC) or to both national classification and IPC B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) Int.Cl7 H01P1/15, H03K17/00, H01L21/00-27/00 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2004 1971-2004 Toroku Jitsuyo Shinan Koho 1994-2004 Kokai Jitsuvo Shinan Koho Electronic data base consulted during the International search (name of data base and, where practicable, search terms used) C. DOCUMENTS CONSIDERED TO BE RELEVANT Relevant to claim No. Citation of document, with indication, where appropriate, of the relevant passages Catagory 1-12 JP 5-299995 A (Nippon Telegraph And Telephone Y Corp.), 12 November, 1993 (12.11.93), Full text; all drawings (Family: none) JP 8-213472 A (Nippon Telegraph And Telephone 11-12 v Corp.). 20 August, 1996 (20.08.96), Full text; all drawings (Family: none) 1-12 JP 5-55803 A (Mitsubishi Electric Corp.), Α 05 March, 1993 (05.03.93), Full text; all drawings (Family: none) See patent family annex. Further documents are listed in the continuation of Box C. Special categories of cited documents: later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "A" document defining the general state of the art which is not considered to be of particular relevance document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "E" earlier application or patent but published on or after the international filing date document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "O" document referring to an oral disclosure, use, exhibition or other means document published prior to the international filing date but later than the priority date claimed "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report 08 June, 2004 (08.06.04) 21 May, 2004 (21.05.04) Authorized officer Name and mailing address of the ISA/ Japanese Patent Office

Telephone No.

Form PCT/ISA/210 (second sheet) (January 2004)

	国際調査報告	国際出願番号 PCT/JP20	04/004015
	はする分野の分類(国際特許分類(1 PC)) 10 1 P 1/15, H03K 17/06	-	
	デった分野 大小限資料 (国際特許分類 (IPC))・		
	101P 1/15, H03K17/00,	H01L 21/00-27/00	
	×		
最小限資料以外 日本国実用	トの資料で調査を行った分野に含まれるもの 新衆公報 1922-1996年	•	
	実用新案公報 1971-2004年	•	30
	実用新案公報 1996-2004年		
	新衆登錄公報 1994-2004年	500-brow (d- 00 ) -b. 00-br)	<u> </u>
国際調査で使用	りした電子データベース(データベースの名称、)	利金に使用した用語)	
		· ·	
C. 関連する 引用文献の	5と認められる文献		関連する
カテゴリー*	引用文献名 及び一部の箇所が関連すると		請求の範囲の番号
Y		は信電話株式会社)1993.	1-12
	11.12、全文、全図(ファミリー	-なし)	
Y	JP 8-213472 A (日本電 08.20、全文、全図(ファミリー		11-12
A	JP 5-55803 A (三菱電機 05、全文、全図(ファミリーなし)	<b>株式会社)1993.03.</b>	1-12
			<u> </u>
□ C欄の統領	きにも文献が列挙されている。	□ パテントファミリーに関する8	川紙を参照。
もの 「E」国際出版 以優先権 「L」優先権 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・	ウカテゴリー 他のある文献ではなく、一般的技術水準を示す 題のある文献ではなく、一般的技術水準を示す 公表をされたもの 上球に実験を提起する文献又は他の文献の発行 (は他の特別と理由を確立するために引用する 単版を付す) よら開示、使用、風示等に含及する文献 類目前で、かつ優先権の主張の基礎となる出願	の目の後に公表された文献 「丁」国際出版日又は極先日後に公表 地版と矛盾するものではなく、 の理解のために引用するもの 「X」等に関連のある文献であって、 の新規性又は進歩性がないと考 「Y」特に関連のある文献であって、 上の文献との、当業者にとって、 上の文献との、当業者にとって、 よって連歩性がないと考えられ 「&」同一パテントファミリー文献	発明の原理又は理論 当該文献のみで発明 えられるもの 当該文献と他の1以 自明である組合せに
国際調査を完	了した日 21.05.2004	国際調査報告の発送日 08.6.	2004
	の名称及びあて先	特許庁審査官(権限のある職員)	5T 8623
	国特許庁 (ISA/JP) 郵便番号100-8915	新川 圭二	
	部千代田区優が関三丁目4番3号	電話番号 03-3581-1101	内線 6711

様式PCT/ISA/210 (第2ページ) (2004年1月)

### **PCT**

# INTERNATIONAL PRELIMINARY REPORT ON PATENTABILITY (Chapter I of the Patent Cooperation Treaty)

(PCT Rule 44bis)

Applicant's or agent's file reference 549061B	FOR FURTHER ACTION	See item 4 below	
International application No. PCT/JP2004/004015	International filing date (day/month/year) 24 March 2004 (24.03.2004)	Priority date (day/month/year)	
International Patent Classification (80 See relevant information in Form F	edition unless older edition indicated) PCT/ISA/237		
Applicant MITSUBISHI DENKI KABUSHIKI I	KAISHA		

	·					
1.	This international preliminary r International Searching Author	report on patentability (Chapter I) is issued by the International Bureau on behalf of the ity under Rule $44bis.1$ (a).				
2.	This REPORT consists of a total of 4 sheets, including this cover sheet.					
		rence to the written opinion of the International Searching Authority should be read as a reference report on patentability (Chapter I) instead.				
3.	This report contains indications	s relating to the following items:				
	Box No. I	Basis of the report				
	Box No. II	Priority				
	Box No. III	Non-establishment of opinion with regard to novelty, inventive step and industrial applicability				
	Box No. IV	Lack of unity of invention				
	Boa No. V	Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement				
	Box No. VI	Certain documents cited				
	Box No. VII	Certain defects in the international application				
	Box No. VIII	Certain observations on the international application				
4.	The International Bureau will ont, except where the applicant date (Rule 44bis .2).	communicate this report to designated Offices in accordance with Rules 44his.3(c) and 93his.1 but t makes an express request under Article 23(2), before the expiration of 30 months from the priority				

	Date of issuance of this report 29 November 2006 (29.11.2006)
The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland	Authorized officer Yoshiko Kuwahara
Facsimile No. +41 22 338 82 70	e-mail: pt07@wipo.int

Form PCT/IB/373 (January 2004)

TRANSLATTON INTERNATIONAL SEARCHING AUTHORITY To: WRITTEN OPINION OF THE INTERNATIONAL SEARCHING AUTHORITY (PCT Rule 43bis.1) Date of mailing (day/month/yeur) Applicant's or agent's file reference FOR FURTHER ACTION See paragraph 2 below 549061B International filing date (day/month/year) Priority date (day/month/year) International application No. 24.03.2004 PCT/JP2004/004015 International Patent Classification (IPC) or both national classification and IPC Applicant MITSUBISHI DENKI KABUSHIKI KAISHA This opinion contains indications relating to the following items: Ø Box No 1 Basis of the opinion Box No. 11 Non-establishment of opinion with regard to novelty, inventive step and industrial applicability Box No. III Lack of unity of invention Box No. IV Reasoned statement under Rule 43bis.1(a)(i) with regard to novelty, inventive step or industrial Box No. V applicability; citations and explanations supporting such statement Box No. VI Certain documents cited Certain defects in the international application Box No. VII Certain observations on the international application Box No. VIII FURTHER ACTION If a demand for international preliminary examination is made, this opinion will be considered to be a written opinion of the It a terminal ter instantional presumenty Examination is made, this opinion will be considered to the advantage opinion of international Preliminary Examining Authority ("PIRA") except list this does not apply where the applicant chooses an Authority offser than this one to be the IPEA and the chosen IPEA has notified the International Bureau under Rule 66.1bis(b) that written opinions of this International Searching Authority will not be so considered. If this opinion is, as provided above, considered to be a written opinion of the IPEA, the applicant is invited to submit to the IPEA a written reply together, where appropriate, with amendments, before the expiration of 3 months from the date of mailing of Form PCI/ISA/220 or before the expiration of 22 months from the priority date, whichever expires later. For further options, see Form PCT/ISA/220. For further details, see notes to Form PCT/ISA/220. Authorized office Name and mailing address of the ISA/JP

Telephone No.

Facsimile No.

# WRITTEN OPINION OF THE INTERNATIONAL SEARCHING AUTHORITY

aternational application No.
PCT/JP2004/004015

Вох	No. I		Busis of this opinion					1
1.	Wit	h regar i, unles	d to the language, this opinions otherwise indicated under t	on has been established his item.	on the basis of the int	ernational application in	the language in v	vhich it was
			opinion has been established  12.3 and 23.1(b)).			language into the lollowinished for the purposes o		arch (under
2.	Wit	h regas	rd to any nucleotide and/or this opinion has been establis	r amino acid sequence hed on the basis of:	e disclosed in the int	ernational application a	nd necessary to	the claimed
	a.	type	of material a sequence listing table(s) related to the seque	nce listing				
	ь.	form	at of material	,				
			in written format in computer readable form		e.	× .		
	c.	time	of filing/furnishing					1
			contained in the internation	al application as filed.				1
			filed together with the inter			n.		l
			furnished subsequently to t	his Authority for the pur	poses of search.			
3.		·	ddition, in the case that mor hished, the required statement d or does not go beyond the a	e that the information it	the subsequent or ac	iditional copies is identic	ting thereto has al to that in the	been filed or pplication as
4.	Λd	lditiona	d comments:					
١								
1								
								*
l								
l								
١								
١								
1								

### WRITTEN OPINION OF THE

International application No.
PCT/JP2004/004015

	ox No. V			c 43bis.1(a)(i) with r porting such stateme		invenuvo		энна в	ppricaon	,,
Claims  1-12  Industrial applicability (IA)  Claims  1-12  Claims  Claims  1-12  Claims  Claims  Claims  1-12  Claims  Claims  Claims  Claims  Claims  Claims  Claims  Claims  1-12  Claims  C	Stateme		-							
Claims  1-12  Industrial applicability (IA)  Claims  1-12  Claims  Claims  1-12  Claims  Claims  Claims  1-12  Claims  Claims  Claims  Claims  Claims  Claims  Claims  Claims  1-12  Claims  C	Nov	elty (N)	Claims	1-12						Y
Industrial applicability (IA)  Claims  Claims  1-12  Claims  1-12  Claims  Claims  1-12  Claims  Claims  Claims  1-12  Claims										N
Claims 1-12  Industrial applicability (IA)  Claims 1-12  Claims 1-12  Claims 1-12  Claims 1-10  Document 1: JP, 5-299995, A (Nippon Telegraph And Telephone Corp.), 12 November, 1993 (12.11.93), Full text; all drawings  Document 2: JP, 8-213472, A (Nippon Telegraph And Telephone Corp.), 20 August, 1996 (20.08.96), Full text; all drawings  Claims 1-10  Document 1 discloses that 1) inductors are connected in parallel to drains and sources of FETs resonate the off capacity of the FET switches and the said inductors in parallel; 2) the FET switche are connected in parallel to widen the gate width; 3) FET switches are connected in between an interminal and ground; and 4) when FET switches, wherein inductors are connected in parallel series circuit having capacitors connected in series with drains or sources of FETs, are turned on, a series resonance is generated; and also describes 5) a single-pole double-throw switch using FET switches as ye combining these matters as required, therefore, a person skilled in the art could have easily conceived the inventions described in claims 1-10.  Claims 11 and 12  As document 2 describes a double-pole double-throw switch constituted with transistor switch a person skilled in the art could easily employ the FET switches described in document 1 in place										_
Citations and explanations:  Citations and explanations:  Document 1: JP, 5-299995, A (Nippon Telegraph And Telephone Corp.), 12 November, 1993 (12.11.93), Full text, all drawings  Document 2: JP, 8-213472, A (Nippon Telegraph And Telephone Corp.), 20 August, 1996 (20.08.96), Full text; all drawings  Claims 1-10  Document 1 discloses that 1) inductors are connected in parallel to drains and sources of FETs resonate the off capacity of the FET switches and the said inductors in parallel; 2) the FET switche are connected in parallel to widen the gate width; 3) FET switches are connected in between an interminal and ground; and 4) when FET switches, wherein inductors are connected in parallel with series circuit having capacitors connected in series with drains or sources of FETs, are turned on, a series resonance is generated; and also describes 5) a single-pole double-throw switch using FET switches as Py combining these matters as required, therefore, a person skilled in the art could have easily conceived the inventions described in claims 1-10.  Claims 11 and 12  As document 2 describes a double-pole double-throw switch constituted with transistor switch a person skilled in the art could easily employ the FET switches described in document 1 in place	love	ntive step (IS)		1_12						
Citations and explanations:  Document 1: JP, 5-299995, A (Nippon Telegraph And Telephone Corp.), 12 November, 1993 (12.11.93), Full text; all drawings  Document 2: JP, 8-213472, A (Nippon Telegraph And Telephone Corp.), 20 August, 1996 (20.08.96), Full text; all drawings  Claims 1-10  Document 1 discloses that 1) inductors are connected in parallel to drains and sources of FETs resonate the off capacity of the FET switches and the said inductors in parallel; 2) the FET switche are connected in parallel to widen the gate width; 3) FET switches are connected in between an interminal and ground; and 4) when FET switches wherein inductors are connected in parallel with series circuit having capacitors connected in series with drains or sources of FETs, are turned on, series resonance is generated; and also describes 5) a single-pole double-throw-switch using FET switches. By combining these matters as required, therefore, a person skilled in the art could have easily conceived the inventions described in claims 1-10.  Claims 11 and 12  As document 2 describes a double-pole double-throw switch constituted with transistor switch a person skilled in the art could easily employ the FET switches described in document 1 in place			Claims	1-12						— N
Citations and explanations:  Document 1: JP, 5-299995, A (Nippon Telegraph And Telephone Corp.), 12 November, 1993 (12.11.93), Full text; all drawings  Document 2: JP, 8-213472, A (Nippon Telegraph And Telephone Corp.), 20 August, 1996 (20.08.96), Full text; all drawings  Claims 1-10  Document 1 discloses that 1) inductors are connected in parallel to drains and sources of FETs resonate the off capacity of the FET switches and the said inductors in parallel; 2) the FET switch are connected in parallel to widen the gate width; 3) FET switches are connected in between an in terminal and ground; and 4) when FET switches, wherein inductors are connected in parallel with series circuit having capacitors connected in series with drains or sources of FETs, are turned on, is series resonance is generated; and also describes 5) a single-pole double-throw switch using FET switches By combining these matters as required, therefore, a person skilled in the art could have easily conceived the inventions described in claims 1-10.  Claims 11 and 12  As document 2 describes a double-pole double-throw switch constituted with transistor switch a person skilled in the art could easily employ the FET switches described in document 1 in place	Indu	striał applicability (IA)	Claims	1-12						·
Document 1: JP, 5-299995, A (Nippon Telegraph And Telephone Corp.), 12 November, 1993 (12.11.93), Full text; all drawings  Document 2: JP, 8-213472, A (Nippon Telegraph And Telephone Corp.), 20 August, 1996 (20.08.96), Full text; all drawings  Claims 1-10  Document 1 discloses that 1) inductors are connected in parallel to drains and sources of FETs resonate the off capacity of the FET switches and the said inductors in parallel; 2) the FET switch are connected in parallel to widen the gate width; 3) FET switches are connected in between an interminal and ground; and 4) when FET switches wherein inductors are connected in parallel with series circuit having capacitors connected in series with drains or sources of FETs, are turned on, series resonance is generated; and also describes 5) a single-pole double-throw switch using FET switches. By combining these matters as required, therefore, a person skilled in the art could have easily conceived the inventions described in claims 1-10.  Claims 11 and 12  As document 2 describes a double-pole double-throw switch constituted with transistor switch a person skilled in the art could easily employ the FET switches described in document 1 in place			Claims							1
Document 2: JP, 8-213472, A (Nippon Telegraph And Telephone Corp.), 20 August, 1996 (20.08.96), Full text; all drawings  Claims 1-10  Document 1 discloses that 1) inductors are connected in parallel to drains and sources of FETs resonate the off capacity of the FET switches and the said inductors in parallel; 2) the FET switch are connected in parallel to widen the gate width; 3) FET switches are connected in between an in terminal and ground; and 4) when ITT switches, wherein inductors are connected in parallel with series circuit having capacitors connected in series with drains or sources of FETs, are turned on, is series resonance is generated; and also describes 5) a single-pole double-throw switch using FET switches By combining these matters as required, therefore, a person skilled in the art could have easily conceived the inventions described in claims 1-10.  Claims 11 and 12  As document 2 describes a double-pole double-throw switch constituted with transistor switch a person skilled in the art could easily employ the FET switches described in document 1 in place	Docu	ment 1: JP, 5-2999			And Teleph	one Co	тр.), 12 N	lovemi	er, 19	93
	D	ns 1-10	es that 1)	inductors are co	nnected in pa	arallel to	o drains a	and sou	irces o	f FETs
	D reson are contermined termined series series switch easily Claim A a per	ns 1-10 ocument 1 disclose ate the off capacity onnected in paralle nal and ground; an s circuit having cap r esonance is gene thes. By combining y conceived the inv ns 11 and 12 s document 2 desc son skilled in the a	es that 1) y of the FI to wider d 4) wher pacitors co- crated; and these ma- rentions d cribes a do rt could e	inductors are co ET switches and the gate width; in FET switches, innected in serie t also describes tters as required escribed in clair	the said indo 3) FET swite wherein indo s with drains 5) a single-po t, therefore, a ms 1-10.	uctors in ches are uctors a s or sour ole dou n person	o drains and parallel e connecte connec	l; 2) the led in b cted in ETs, an v.switc in the a	e FET : petween paralle re turne h using rt coule	switchen an inject with ed on, a FET d have
	D reson are contermined termined series series switch easily Claim A a per	ns 1-10 ocument 1 disclose ate the off capacity onnected in paralle nal and ground; an s circuit having cap r esonance is gene thes. By combining y conceived the inv ns 11 and 12 s document 2 desc son skilled in the a	es that 1) y of the FI to wider d 4) wher pacitors co- crated; and these ma- rentions d cribes a do rt could e	inductors are co ET switches and the gate width; in FET switches, innected in serie t also describes tters as required escribed in clair	the said indo 3) FET swite wherein indo s with drains 5) a single-po t, therefore, a ms 1-10.	uctors in ches are uctors a s or sour ole dou n person	o drains and parallel e connecte connec	l; 2) the led in b cted in ETs, an v.switc in the a	e FET : petween paralle re turne h using rt coule	switchen an inpel with ed on, a FET d have
	D reson are contermined termined series series switch easily Claim A a per	ns 1-10 ocument 1 disclose ate the off capacity onnected in paralle nal and ground; an s circuit having cap r esonance is gene thes. By combining y conceived the inv ns 11 and 12 s document 2 desc son skilled in the a	es that 1) y of the FI to wider d 4) wher pacitors co- crated; and these ma- rentions d cribes a do rt could e	inductors are co ET switches and the gate width; in FET switches, innected in serie t also describes tters as required escribed in clair	the said indo 3) FET swite wherein indo s with drains 5) a single-po t, therefore, a ms 1-10.	uctors in ches are uctors a s or sour ole dou n person	o drains and parallel e connecte connec	l; 2) the led in b cted in ETs, an v.switc in the a	e FET : petween paralle re turne h using rt coule	switchen an inpel with ed on, a FET d have
	D reson are contermined termined series series switch easily Claim A a per	ns 1-10 ocument 1 disclose ate the off capacity onnected in paralle nal and ground; an s circuit having cap r esonance is gene thes. By combining y conceived the inv ns 11 and 12 s document 2 desc son skilled in the a	es that 1) y of the FI to wider d 4) wher pacitors co- crated; and these ma- rentions d cribes a do rt could e	inductors are co ET switches and the gate width; in FET switches, innected in serie t also describes tters as required escribed in clair	the said indo 3) FET swite wherein indo s with drains 5) a single-po t, therefore, a ms 1-10.	uctors in ches are uctors a s or sour ole dou n person	o drains and parallel e connecte connec	l; 2) the led in b cted in ETs, an v.switc in the a	e FET : petween paralle re turne h using rt coule	switchen an inject with ed on, a FET d have
	D reson are contermined termined series series switch easily Claim A a per	ns 1-10 ocument 1 disclose ate the off capacity onnected in paralle nal and ground; an s circuit having cap r esonance is gene thes. By combining y conceived the inv ns 11 and 12 s document 2 desc son skilled in the a	es that 1) y of the FI to wider d 4) wher pacitors co- crated; and these ma- rentions d cribes a do rt could e	inductors are co ET switches and the gate width; in FET switches, innected in serie t also describes tters as required escribed in clair	the said indo 3) FET swite wherein indo s with drains 5) a single-po t, therefore, a ms 1-10.	uctors in ches are uctors a s or sour ole dou n person	o drains and parallel e connecte connec	l; 2) the led in b cted in ETs, an v.switc in the a	e FET : petween paralle re turne h using rt coule	switchen an inject with ed on, a FET d have

From the		IAL SEARCHIN	G AUTHOR	ITY		MANS
То:					*	PCT PCT
						RITTEN OPINION OF THE IONAL SEARCHING AUTHORITY
						(PCT Rule 43bis.1)
					Date of mailing (day/month/year)	-
Applica	ni's or a	gent's file referenc	æ		FOR FURTHER	ACTION
549	0611	3				See paragraph 2 below
Internat	ional app	plication No.		International filing date	day/month/year)	Priority date (day/month/year)
		2004/004	015	24.03.2004		
Internat	ional Pa	tent Classification	(IPC) or both	national classification an	d IPC	, , , , , ,
Applica MIT		SHI DEN	KI KABU	JSHIKI KAISH	A	
1.	This o	pinion contains in	dications rela	ting to the following item	ST.	ļ
	$\boxtimes$	Box No. I	Basis of the	opinion		
	Ш	Box No. II	Priority			
		Box No. III	Non-establi:	shment of opinion with re	gard to novelty, invent	ive step and industrial applicability
		Box No. IV	Lack of unit	ty of invention		
	$\boxtimes$	Box No. V		atement under Rule 43bis y; citations and explanatio		novelty, inventive step or industrial tement
		Box No. VI	Certain doc	uments cited		
		Box No. VII	Certain defe	ets in the international ap	plication	
		Box No. VIII	Cortain obs	ervations on the internatio	nal application	
3.	2. FURTHER ACTION  If a demand for international preliminary examination is made, this opinion will be considered to be a written opinion of the International Preliminary Ixamining Authority ("IPIA") except that this does not apply where the applicant choices an Authority of the han this does not apply where the applicant choices an Authority of the han Item and International Searching Authority will not be so considered.  If this opinion is, as provided above, considered to be a written opinion of the IPEA, the applicant is invited to submit to the IPEA a written reply together, where appropriate, with amendments, before the expiration of 2 months from the date of mailing of Form IVLINSA/220 referred the expiration of 2 months from the date of mailing of Form IVLINSA/220 referred the expiration of 2 months from the date of mailing of Form IVLINSA/220.					
Name :	nd mail	ing address of the	ISA/ID		Authorized officer	
Name a	ud mail	ing address of the	10/VJP		Authorized officer	

Form PCT/ISA/237 (cover sheet) (January 2004)

# WRITTEN OPINION OF THE INTERNATIONAL SEARCHING AUTHORITY

International application No. PCT/JP2004/004015

Box	No. I		Busis of this	oplnion				-	
1.				ge, this opinion icated under this		on the basis of th	e international ap	pplication in the langu	age in which it was
								to the following langua ac purposes of internati	
		Rule	12.3 and 23.1(t	b)).					
2.					amino acid sequence ed on the basis of:	e disclosed in th	e international a	pplication and necess	ary to the claimed
	a.	type	of material						
			a sequence list	ing					
			table(s) related	d to the sequence	t listing				
	ь.	form	at of material						
			in written form	nat					
		$\bar{\Box}$	in computer re	adable form					
	c.	time	of filing/furnish	hing					
			_	-	application as filed.				
		Ħ			tional application in c	omputer readable	form.		
		$\exists$			Authority for the pur	-			0.0
	_	_							
3.	Ш	furni	shed, the requir	red statements tl	than one version or e hat the information in lication as filed, as ap	the subsequent of	or additional copi	table(s) relating theret es is identical to that i	to has been filed or in the application as
4.	Λdd	litional	comments:						

# WRITTEN OPINION OF THE INTERNATIONAL SEARCHING AUTHORITY

International application No.
PCT/JP2004/004015

No. V Reasoned stolemer citations and expla	mations supporting suct	Matement			
Statement					
Novelty (N)	Claims 1-12		*	*	Y
	Claims				N
Inventive step (IS)					Y
	Claims 1-12				— .
,					
Industrial applicability (IA)	Claims 1-12				Y
	- Claims				N
Citations and explanations:					
Claims 1-10			llat to design on	d navenae of	EET
Document I discloss resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv	y of the FET switch I to widen the gate d 4) when FET swearitors connected rated; and also des these matters as rentions described	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	itches are connected ductors are connected as or sources of FET pole double-throw s a person skilled in	2) the FET s I in between ed in paralle I's, are turne switch using the art could	witcher an in l with d on, FET l have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could	witcher an inj I with d on, t FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2 desc	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an inj I with d on, t FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an inj I with d on, t FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an ing I with d on, a FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an inj I with d on, t FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an ing I with d on, a FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an ing I with d on, a FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an inj I with d on, t FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an inj I with d on, t FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an inj I with d on, t FET I have
Document 1 disclose resonate the off capacity are connected in paralle terminal and ground; an series circuit having cap series resonance is gene switches. By combining easily conceived the inv Claims 11 and 12  As document 2.desc a person skilled in the a	y of the FET switch I to widen the gate d 4) when FET sw excitors connected rated; and also des these matters as r rentions described ribes a double-pol rt could easily emj	nes and the said in width; 3) FET switches, wherein in in series with draiteribes 5) a single-equired, therefore in claims 1-10.	ductors in parallel; in titches are connected ductors are connected as or sources of FET pole double-throws a person skilled in titch constituted with	2) the FET s I in between ed in paralle I's, are turne switch using the art could the transistor	witcher an ing I with d on, a FET I have

# **PCT**

# INTERNATIONAL PRELIMINARY REPORT ON PATENTABILITY (Chapter I of the Patent Cooperation Treaty)

(PCT Rule 44bis)

Applicant's or agent's file reference 549061B	FOR FURTHER ACTION	See item 4 below					
	International filing date (day/month/year) 24 March 2004 (24.03.2004)	Priority date (day/month/year)					
International Patent Classification (8th edition unless older edition indicated) See relevant information in Form PCT/ISA/237							
Applicant MITSUBISHI DENKI KABUSHIKI K	Applicani MITSUBISHI DENKI KABUSHIKI KAISHA						

1.	This international preliminary re International Searching Authority	sport on patentability (Chapter I) is issued by the International Bureau on behalf of the ty under Rule $44bis.1$ (a).				
2.	This REPORT consists of a total of 4 sheets, including this cover sheet.					
	In the attached sheets, any refer to the international preliminary	ence to the written opinion of the International Searching Authority should be read as a reference report on patentability (Chapter I) instead.				
3.	This report contains indications	relating to the following items:				
	Box No. I	Busis of the report				
1	Box No. II	Priority				
	Box No. III	Non-establishment of opinion with regard to novelty, inventive step and industrial applicability				
1	Box No. IV	Lack of unity of invention				
	BOA NO. V	Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement				
1	Box No. VI	Certain documents cited				
١.	Box No. VII	Certain defects in the international application				
	Box No. VIII	Certain observations on the international application				
4.	The International Bureau will onot, except where the applicant date (Rule 44bis .2).	communicate this report to designated Offices in accordance with Rules 44bis.3(c) and 93bis.1 but t makes an express request under Article 23(2), before the expiration of 30 months from the priority				

·	Date of issuance of this report 26 September 2006 (26.09.2006)
The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland	Authorized officer  Yoshiko Kuwahara
Facsimile No. +41 22 338 82 70	e-mail: pt07@wipo.int

Form PCT/IB/373 (January 2004)

PC1

な場合は補正存とともに、答弁書を提出することができる。 さらなる流根肢は、様式PCT/1SA/220を参照すること。

第1欄 見解の基礎								
1. この見解書は、7	常にた	です場合を除くほか	、国際出願の言	語を基礎として作成	された			
この見解修け		9E)=	b 7 Stronger and	「礎として作成した。 US23.1(b)にいう翻訳		<b>ర</b> ,		
2. この国際出願で開 以下に基づき見解	示され 御を作	ルかつ請求の範囲に 『成した。	係る発明に不可	欠なヌクレオチド又に	<b>まアミノ酸配</b>	列に関して	ς,	•
a. タイプ ・		配列表			•			
		配列安に関連する	<b>らテーブル</b>					
b. フォーマット		杏面	,					
0.		コンピュータ読み	取り可能な形式					
c. 提出時期		出願時の国際出履	に含まれる					
		この国際出願と共	にコンピュータ	読み取り可能な形式	こより提出さ	れた		
		出願後に、調査の	ために、この国	際調査機関に提出され	ht			
あった。	数又はi 時に提	配列表に関連する5 出した配列と同一で	デーブルを提出し である旨、又は、	した場合に、出願後に 出願時の開示を超え	提出した配列 る事項を含む	N若しくは まない旨の	追加して接 陳述皆の#	を出か を出が
	数又は  時に提	配列装に関連する5 出した配列と同一7	テーブルを提出し である旨、又は、	した場合に、立 放後に 出願時の開示を超え	提出した配列 る事項を含む	利若しくは まない旨の	追加して扱 陳述書の#	B出し B出が
あった。	<b>数又は</b> 時に提	配列装に関連するう 出した配列と同一コ	テーブルを提出してある旨、又は、	レた場合に、出願後に 出願時の開示を超え	提出した配列 る事項を含ま	別若しくは まない旨の	追加して技 陝述皆の技	と出が
あった。	<b>数又は</b> 時に提	紀列表に関連する。 出した配列と同一・	テーブルを提出し である旨、又は、	レた場合に、出願後に 出願時の別示を超え	提出した配列 る事項を含む	列若しくは きない旨の	追加しても 際述者のも	出出し
あった。	数又は 時に提	紀列表に関連する5 出した配列と同一 1	テーブルを提出してある旨、 又は、	した場合に、出願後に 出願時の開示を超え	提出した配列る事項を含ま	利若しくは たない皆の	追加しても 酸迷音のま	を出が
あった。	数又は個	服列袋に関連する9 出した配列と同一 1	テーブルを提出 である旨、又は、 ・ ・	した場合に、出願後に 出願時の開示を贈え	提出した配列 る事項を含ま	利若しくはい をない 旨の	適加しても 酸・金子のも	と出が
あった。	数又は個	服列袋に関連する3 出した配列と同一 1	テーブルを <b>録出</b> だある旨、又は、 ・ ・	した場合に、出願後に 出願時の開示を超え	提出した配名 る事項を含ま	利若しくはい旨の	追加しても	を出が
あった。	数又は過	配列袋に関連する。 出した配列と同一・1	テーブルを提出 である旨、又は、	した場合に、出願後に 出願時の開示を超え	提出した配子	利者しくはい もない旨の	追加しても	を出が
あった。	とでは。   といい   といい   といい   といい   にいい   にいい	配列袋に関連する 出した配列と同一・1	デーブルを撥出 いある旨、又は、	した場合に、出願後に 出願時の開示を超え	提出した配が	列考しくはい	追加 しても	を という
あった。	を申に 提	紀列泉に関連する 2 出した配列と 同一 1	ープルを提出 はある旨、又は、	Lた場合に、出願後に 出願時の開示を超え	提出した配列 る事項を含さ	羽若しくは とない 音の	追加しても	を
あった。	数時に 提供 の	配列袋に関連する 出した配列と同一・	アーブルを撥出 かある 旨、又は、	した場合に、出願後に 出願時の開示を超え	提出した配子	羽者 しくはつ	追跡 達	を

見解				
新規性 (N)	請求の範囲 1-1	2	•	
•	請求の範囲			- 1
· 進歩性 (IS)				
進歩性(15)	請求の範囲 請求の範囲 1-1			;
	111 四日中 1-1			
産業上の利用可能性 (IA)	請求の範囲 1-1	,		
	請求の範囲			· 1
			361	

文献1: JP 5-299995 A (日本電信電話株式会社) 1993.11. 12、全文、全図

文献 2 : JP 8-213472 A (日本電信電話株式会社) 1996.08. 20、全文、全図

#### 請求の範囲1-10

文献1には、電界効果トランジスタのドレインおよびソースにインダクタを並列 に接続し、電界効果トランジスタスイッチのオフ容量と該インダクタとを並列共振 させること、ゲート幅を増加させるために電界効果トランジスタスイッチを並列 続けること、入力端子とグランド間に電界効果トランジスタスイッチを接続すること、 を電界効果トランジスタのドレインまたはソースにキャパシタを直列接続した直 列回路にインダクタを並列接続した電界効果トランジスタスイッチにより、酸スイ ッチがオンのときに直列共振させること、電界効果トランジスタスイッチを用いた 単級双投スイッチ、が記載されており、これらの記載事項を適宜組み合わせること により請求の範囲1-10に記載された発明は当業者が容易に想到し得たものと認 められる。

#### 請求の範囲11,12

文献2には、トランジスタスイッチを用いて構成した双極双投スイッチが記載されており、該トランジスタスイッチとして文献1に記載された電界効果トランジスタスイッチを用いることは当業者が容易に想到し得るものと認められる。

特許協力条約		
		REC'D 1 0 JUN 2004
.	•	

	REC'D 1 0 JUN 20
出願人代理人 口簿 博昭	WIPO
旅 〒 100-0013 東京都千代田区殿ヶ関三丁目7番1号大東ビル7階	PCT 国際記法機関の見解書 (法施行規則第40条の2) (PC T規則43の2.1)
	<sup>発送日</sup> 08. 6. 2004
出願人又は代理人 の容頻記号 549061B ・	後の手続きについては、下記2を参照すること。
国際出願番号 - 国際出顧日 (日.月.年) 24.03.2004	優先日 (日. 月. 年)
国際特許分類 (I PC) Int.Cl <sup>7</sup> H01P1/15	
出願人 (氏名又は名称) 三菱電機株式会社	
1. この見解容は次の内容を含む。	R性、進歩性又は産業上の利用可能性についての見解、 機関とは異なる国際予備審査機関を選択し、かつ、その関 制剤を機関の見解者を国際予備審査機関の見解すとかなさ 計る国際予備事金機関の見解すとかなさ 計る国際予備事金機関の見解をとみなさ される場合、機式PCT/ISA/220を送付した日か

さらなる選択肢は、様式PCT/ISA/220を参照すること。

3. さらなる詳細は、様式PCT/ISA/220の備先を参照すること。

見解告を作成した日 21.05.2004			
名称及びあて先	特許庁審査官(権限のある職員) 新川 圭二	5T	8623
日本国特許庁 (ISA/JP) 郵便形号100-8915			
東京都千代田区俊が関三丁目4番3号	電話番号 03-3581-1101 F	内線 6	711

第1個 見解の基礎							
1. この見解書は、下	記に示	す場合を除くほか	・、国際出願の	言語を基礎とし	て作成された		
□ この見解整は、			+ x #940 ++ +.	SP 74k 1. 1 mm (4mm)			
2. この国際出願で開 以下に基づき見解	示され きを作	かつ請求の範囲に 成した。	係る発明に不可	可欠なヌクレオ	チド又はアミ	ノ酸配列に関して	
a. タイプ・		配列表	0				
		配列表に関連する	<b>るテーブル</b>				
b. フォーマット		杏面	,				
		コンピュータ読	外取り可能な形	式	•		
c. 提出時期		出願時の国際出席	頭に含まれる				
		この国際出願と	<b>キ</b> にコンピュー	夕読み取り可能	8な形式により	提出された	
		出願後に、調査の	<b>りために、この</b>	国際調査機関	こ提出された		
3 さらに、配列: た配列が出願! あった。	要又はi 時に提	配列表に関連する 出した配列と同一	テーブルを提出 である旨、又は	iした場合に、 t、出願時の開	出願後に提出し 示を超える事項	った配列若しくは 夏を含まない旨の夏	自加して提出し 東述書の提出が
4. 補足意見: '							
						•	
•							
			:				
				·			
			•				
							3

見解		4
新規性 (N)	請求の範囲 1-12 請求の範囲	
進歩性 (1 S)	請求の範囲 開求の範囲 <u>1-12</u>	7
産業上の利用可能性 (IA)	<b>調求の施囲</b> 1-12 <b>請求の</b> 施囲	

#### 文献及び説明

文献1: JP 5-299995 A (日本電信電話株式会社) 1993.11. 12、全文、全図

文献 2: JP 8-213472 A (日本電信電話株式会社) 1996.08. 20、全文、全図

#### 請求の範囲1-10

文献1には、電界効果トランジスタのドレインおよびソースにインダクタを並列 に接続し、電界効果トランジスタスイッチのオフ容量と該インダクタとを並列共振 させること、ゲート幅を増加させるために電界効果トランジスタスイッチを並列 続すること、入力端子とグランド間に電界効果トランジスタスイッチを接続するこ と、電界効果トランジスタのドレインまたはソースにキャパシタを直列接続した直 列回路にインダクタを並列接続した電界効果トランジスタスイッチにより、該スイ ッチがオンのときに直列共振させること、電界効果トランジスタスイッチを用いた 単極双投スイッチ、が記載されており、これらの記載事項を適宜組み合わせること により請求の範囲1-10に記載された発明は当業者が容易に想到し得たものと認 いられる。

#### 請求の範囲11,12

文献2には、トランジスタスイッチを用いて構成した双極双投スイッチが記載されており、該トランジスタスイッチとして文献1に記載された電界効果トランジスタスイッチを用いることは当業者が容易に想到し得るものと認められる。